利用多元平行測試法 降低SoC測試成本

由于消費與商業(yè)對于單芯片整合更多功能需求，使其發(fā)展速度比以往更為迅速。例如數(shù)字機上盒/電纜調(diào)制解調(diào)器(STB/CMs)及行動電話整合了PDA、影像撥放及DVD R/W功能。像這類系統(tǒng)單芯片在數(shù)字、記憶、混頻信號及高頻技術(shù)上都面臨了挑戰(zhàn)，因此系統(tǒng)單芯片測試系統(tǒng)就必須先具備了克服種種的技術(shù)瓶頸的能力。 

單純技術(shù)挑戰(zhàn)并足以因應大量生產(chǎn)后降低測試成本而達到實際的經(jīng)濟效益，這也是為什么測試系統(tǒng)的架構(gòu)必須具彈性依需求整合不同的技術(shù)，以符合在消費者市場中設(shè)備的經(jīng)濟標準。因此對這類系統(tǒng)單芯片測試而言，須先考慮技術(shù)或經(jīng)濟條件，因為這對應了測試系統(tǒng)所具備能力的以及大量生產(chǎn)的測試成本。為了理解測試SoC的種種，本文將以STB/CM和DVD R/W應用為例。藉由探討典型方塊圖進而了解其中最具技術(shù)挑戰(zhàn)的解決方法而把量產(chǎn)的測試成本降至最低。 

以數(shù)字機上盒/電纜調(diào)制解調(diào)器(STB/CMs)為例 

拿數(shù)字機上盒與電纜調(diào)制解調(diào)器(STB/CMs)，來探討兩種不同的系統(tǒng)單芯片功能特性。首先，根據(jù)方塊圖可了解其功能與效能，以及它們是如何在測試當中驗證，相關(guān)的測試瓶頸及最后解決方法探討。技術(shù)范疇與測試相關(guān)的經(jīng)濟層面也同時會討論。典型的STB/CM SoC的方塊圖如表1所示。一般標準數(shù)字化傳輸都是透過衛(wèi)星，陸地或者電纜為效傳輸介質(zhì)。在前端，調(diào)變設(shè)備帶輸入信號并且分隔出一條特定的通道。然后解調(diào)器部分把這個信號轉(zhuǎn)變成一連串的數(shù)字信號。此時，前向錯誤校正(FEC)與信號修正皆以數(shù)字方式完成。在后端處理器經(jīng)過解多任務(wù)器的信號判斷可能為影像、聲音或數(shù)據(jù)后，依信號特性被傳送至送適當譯碼器處理。這些影像數(shù)據(jù)準備進行編碼成適合人使用的模擬信號。此外，有一些特殊設(shè)計的電路使用目前較受歡迎的數(shù)據(jù)傳輸標準讓數(shù)據(jù)皆以數(shù)字方式傳送，如ATA(IDE)、IEEE 1394以及其它。 

在測試的領(lǐng)域中，所有測試的項目都必須根據(jù)相關(guān)的規(guī)范。如在RF前端測試，測試項目則必須依據(jù)使用的傳輸介質(zhì)。表2、3和4個別表示衛(wèi)星、陸地和電纜前端更細節(jié)的測試項目。雖然被測試的基本的項目相似，但是這些前端卻有不同的輸入和輸出頻率；就衛(wèi)星前端而論，輸入的射頻(RF)直接轉(zhuǎn)變?yōu)橐煌嗟幕l/90度相位差(I/Q)有4階段或8階段相位調(diào)節(jié)格式的信號。 

陸地傳輸前端輸入RF直接轉(zhuǎn)變成一同相43.75MHz的信號。電纜調(diào)制解調(diào)器前端有兩條信號傳輸路徑，一為在電視頻帶上的信號和在頻帶外做電纜調(diào)制解調(diào)器數(shù)據(jù)程序編制起閉功能選擇的路徑。同時，除了確保接收頻帶外的信道，也有數(shù)據(jù)傳輸?shù)囊粭l信號回傳信道。 

為了測試這些不同的前端特性，信號源本身即需要能有足夠的干凈表現(xiàn)，包括信號噪聲比(SNR)、總諧波失真(THD)和無寄生動態(tài)范圍(SFDR)，以達到IC制程的規(guī)格。在制程規(guī)格便會提到有多少位數(shù)據(jù)在調(diào)諧端和調(diào)變/解調(diào)之間的接口完成轉(zhuǎn)變。通常測試系統(tǒng)會較受測組件的架構(gòu)多加2個位達到輸入或量測的需要?；祛l信號測試會使用到如表5方塊圖中所示的模擬數(shù)字轉(zhuǎn)換器及數(shù)字模擬轉(zhuǎn)換器、低通和頻帶通濾波器、自動增益控制器及鎖相回路。 

如要測試其10位轉(zhuǎn)換器，使用ADC量化誤差公式，SNR＝6.02 x Nbits＋1.76分貝，﹝1﹞需要一個信號源優(yōu)于62分貝SNR。為了改善測試時間及測試成本，使用倍頻率測試好處多于以單個頻率測試，這是在于它能結(jié)合傳統(tǒng)上的多項測試合而為一，其中一項特別的挑戰(zhàn)是如何在線性的范圍把多重頻率彼此相互作用而產(chǎn)生的互調(diào)失真(IMOD)降至最低﹝2﹞。 

例如，表6為測試電纜調(diào)制解調(diào)器10位模擬數(shù)字轉(zhuǎn)換器(ADCs)或者陸地的解調(diào)器內(nèi)的模擬數(shù)字轉(zhuǎn)換器(ADCs)的互調(diào)失真(IMOD)的標準方法。在濾波器測試中的挑戰(zhàn)在于它同時有模擬的輸出與輸入端，所以測試時需要輸入干凈的信號源及分析輸出的數(shù)字器；最節(jié)省測試成本的策略就是同時去測倍頻頻帶的正確狀態(tài)及停止的頻帶。這個方法已沿用了好幾年﹝3﹞，但是困難點是在于如何依需要讓各種頻率有著一樣的振幅；如果這個問題無法解決，便無法得知頻率振幅的改變是否為測試系統(tǒng)或待測組件的濾波器轉(zhuǎn)移函數(shù)所造成。如表7所示為用一任意波形產(chǎn)生器，量測表5所示的低通與帶通濾波器所得到正確的頻率間距的頻譜，以數(shù)字方式測試的部分如表8所示。這些測試須考慮到數(shù)字的效能及功能，需要的功能像是在測系統(tǒng)單芯片就要考慮掃描向量內(nèi)存的深度及嵌入式內(nèi)存中算法圖案產(chǎn)生器(APG)所需的內(nèi)存大小。對效能來說，高速接口的性能試驗就是確保待測組件(DUT)的效能符合它本身所有的接口。時序及眼圖測試則需要更嚴謹?shù)臅r序規(guī)格，更低的信號抖動及低的噪聲環(huán)境，眼圖就是確保輸出的信號是否符合規(guī)格，其眼形越開表示振幅的時序、信號抖動及噪音偏低而較佳。 

以DVD R/W為例 

DVD R/W為另一個典型整合多項測試的系統(tǒng)單芯片，信號來自DVD磁盤接口至模擬前端。信號在被ADC數(shù)字化之前就放大且除去失真部分，此外追蹤DVD讀通道是否在正確軌道的中心、伺服塊控制DVD播放機電動機和轉(zhuǎn)動功能、激光控制區(qū)塊控制激光脈波寬度和強度、控制邏輯處理數(shù)字化影像和聲音的數(shù)據(jù)，然后把信號轉(zhuǎn)化成可被看見并且聽到的模擬信號；還有一個主要連接DVD播放機的接口及數(shù)字化串接端口接口把數(shù)據(jù)送到其它裝置，不同的方塊圖所含的測試項目如表10所示。在混頻信號測試挑戰(zhàn)之一，就是把變換器的分辨率從4位提升到24位。24位的分辨率對音頻而言，意謂著需面對如何處理噪聲及如何讓取樣器的效能優(yōu)于組件規(guī)格。 

為了調(diào)查是否是低噪聲的環(huán)境，表11為一個編碼歸零的數(shù)字模擬轉(zhuǎn)換器做SNR、THD量測。表9中伺服放大器是典型的I/Q，因為它有不同的輸入端，測試系統(tǒng)同時需要產(chǎn)生兩個有相同振幅但相位差90度的正弦波形至輸入端，組件會因這測試項而有相位及振幅差，此時光學雷射控制有高頻寬及很窄的時間特性做調(diào)整。 

一個典型雷射脈波(約17nsec且小于5nsec的上升及下降時間)﹝4﹞為了對波形取樣，取樣器的頻寬就得大于或等于2GHZ。像這需求在數(shù)字方面跟電纜調(diào)制解調(diào)器/數(shù)字機上盒(cable modem/STB)有很大的相似處，包含了掃描向量內(nèi)存的深度、測試控制邏輯所需高數(shù)量的測試針、嵌入式內(nèi)存中算法圖案產(chǎn)生器(APG)、高速數(shù)字的能力(275Mbps)及在眼圖測試中有穩(wěn)定的效能，如低時間顫動及噪聲。 

測試成本的其它影響 

有許多降低測試成本的策略都是在于用各種方法來降低測試時間，而所謂測試時間實際上是定義為對組件做環(huán)境設(shè)定及所有量測，目標就在于把這降至最低。為了達到這目標，測試系統(tǒng)必須利用各式各樣的方法，例如在測試當中轉(zhuǎn)存數(shù)據(jù)的能力。而就文中討論的例子，測試時間會包含數(shù)字的向量圖案執(zhí)行時間(向量×時期的數(shù)量)組成、模擬信號取樣時間及DC量測，前提是假設(shè)數(shù)字的圖案是符合組件的設(shè)定。如表12所示，multi-site和concurrent test此兩種方法有類似的觀念，但有不同的應用。 

Multi-site即是在載板上放置多個待測組件同時平行測試，執(zhí)行這測試主要會有測試系統(tǒng)本身資源的限制，像DC、模擬的輸入量測及數(shù)字的量測針。如果沒有足夠的量測針資源來執(zhí)行組件測試，測試效率則會降低，因此測試系統(tǒng)設(shè)備商也致力增加數(shù)字的量測針數(shù)量來因應挑戰(zhàn)。 

在SoC測試領(lǐng)域最新的趨勢就是增加模擬資源的數(shù)量及功能，在一張卡中就整合了模擬的輸入/輸出的多功能及核心的資源，而使得以平行測試達到較經(jīng)濟的目標更為可行，另外的主要限制則在于像組件電路板與最終測試操作機(handler)之間信號干擾的問題，目前消費性電子組件產(chǎn)線常見的是平行測試4個組件(Quad-site)，在平行測試(concurrent test)中跟平行測試概念類似，但它是用于組件本身。 

如果表1、表9的方框圖內(nèi)部至輸出端相同性質(zhì)的區(qū)塊(IP)，或者可能獨立運作的區(qū)塊，這些都可能被同時測試。通常IC不會針對獨立輸出端設(shè)計，因此才會有一個為可測試而設(shè)計(DFT)觀念的策略的運用。這些方法的限制在于DC、模擬的輸入量測及數(shù)字的系統(tǒng)資源效益，IC輸入、出端的效益及潛在的效能問題，像啟動多端測試電流的變動及信號彼此干擾。 

DFT的主要目標就是如何以獨特的設(shè)計把標準的設(shè)計整合在一起，測試的主要目標如表13，就是把測試程序的相同IP區(qū)塊和IP函式庫結(jié)合以快速的產(chǎn)生測試程序。而這些被提出的標準的定義則是獨立核心包覆的可測試標準IP區(qū)塊﹝5〕，其它被提出的標準定義是重新使用測試圖案，然后架構(gòu)成可直接插入IP核心﹝6〕，這些新標準會迫使平行測試(Concurrent Test)成為在測試領(lǐng)域新的重要的一環(huán)，優(yōu)點是能透過硅晶及測試發(fā)展更快速地切入市場。 

IP區(qū)塊/多組件平行測試 

有效降低成本 

現(xiàn)今許多系統(tǒng)單芯片，包括STB/CM以及DVD R/W，已經(jīng)結(jié)合許多科技，那就是數(shù)字、內(nèi)存、混頻信號及射頻。測試系統(tǒng)的架構(gòu)已經(jīng)不只是滿足功能及效能上的挑戰(zhàn)，也達成降低測試成本的目標，進而符合在廣大消費者市場中的經(jīng)濟標準?，F(xiàn)在許多測試的瓶頸已經(jīng)都有解決的辦法，但這些辦法都需要更多及效能更高的資源才能滿足這些測試的挑戰(zhàn)。 

能夠支持輸入、出多種不同波形以及低噪聲的環(huán)境是任何測試系統(tǒng)所面臨的兩個主要挑戰(zhàn)，因為這會影響到DAC及ADC的信號噪聲比、總諧波失真的量測以及濾波器在模擬所需高分辨率及頻寬的轉(zhuǎn)移特性，同時在數(shù)字測試高速的接口標準及嵌入式內(nèi)存的功能及效能所需的也是需要考慮的。在消費者市場中除了考慮到技術(shù)瓶頸外，測試成本重要性所影響的也慢慢被考慮到，如針對修正測試方法去降低測試時間，用多種頻率去達到混頻信號失真量測，其它像IP區(qū)塊平行測試及多組件平行測試也能達到最大經(jīng)濟效益。在這些例子當中，對測試平臺主要的挑戰(zhàn)是在于如何將這些應用簡單的撰寫到測試程序中；不過降低測試成本最有用的方法還是IP區(qū)塊平行測試及多組件平行測試，而相對所需的資源來達到最大的效率亦不容忽視。