導(dǎo)入FPGA加速數(shù)據(jù)運(yùn)算　智能型手機(jī)效能全面升級(jí)

隨著現(xiàn)今產(chǎn)品開發(fā)周期越來越短，智能型手機(jī)開發(fā)商為克服面市時(shí)間進(jìn)度的挑戰(zhàn)，對(duì)于如高通(Qualcomm)Snapdragon或者德州儀器(TI)的OMAP這些系統(tǒng)單芯片(SoC)的依賴也隨之增加。但矛盾的是，應(yīng)用處理器須要用2～3年的時(shí)間來開發(fā)，這意味著使用者今天購買的產(chǎn)品其實(shí)都已經(jīng)是2、3年前就決定好的，以目前智能型手機(jī)的發(fā)展速度來看，這個(gè)周期不但太長，而且也非常不符合消費(fèi)市場所期待的周期。

對(duì)智能型手機(jī)工程師而言，為了趕上設(shè)計(jì)進(jìn)度，必須使用現(xiàn)成的芯片，但是舊有的應(yīng)用處理器往往不能滿足現(xiàn)有的需求。所以，設(shè)計(jì)人員可以考慮使用別的零組件來彌補(bǔ)現(xiàn)有應(yīng)用處理器的功能。

FPGA銜接應(yīng)用處理器開發(fā)周期空檔

過去透過使用現(xiàn)場可編程門陣列(FPGA)，設(shè)計(jì)人員可不須等待就能達(dá)成想做的事。但是近年來這樣的做法已行不通了，因?yàn)閷?duì)現(xiàn)今講求低價(jià)的智能型手機(jī)而言，F(xiàn)PGA不僅太大，且過于昂貴又耗電。這是因?yàn)閭鹘y(tǒng)的FPGA是為那些不受價(jià)格、功耗和空間限制的高階應(yīng)用而設(shè)計(jì)的。

但在半導(dǎo)體制程持續(xù)進(jìn)步以及技術(shù)逐漸成熟后，現(xiàn)在市場上已有越來越多的FPGA專門針對(duì)小尺寸、低價(jià)、功耗敏感的消費(fèi)性電子設(shè)備而設(shè)計(jì)，如萊迪思(Lattice)的ｍobileFPGA這種新的產(chǎn)品，可彌補(bǔ)應(yīng)用處理器功能上的不足，并銜接處理器開發(fā)周期的空檔(圖1)。

圖1 FPGA可銜接傳統(tǒng)應(yīng)用處理器開發(fā)周期的空檔

手機(jī)傳感器數(shù)目增加　應(yīng)用處理器功耗上升

過往，手機(jī)中的傳感器只用于簡單的功能，如基于環(huán)境光調(diào)整顯示器的背光。但現(xiàn)今傳感器提供許多有關(guān)手機(jī)周圍環(huán)境的信息，這些信息可以在許多不同場合使用。因此，已有越來越多的傳感器被導(dǎo)入智能型手機(jī)中，例如一支智能型手機(jī)可能會(huì)有十幾到二十幾顆不同的傳感器。

然而，這對(duì)工程師而言也帶來了許多新的挑戰(zhàn)，例如該如何處理這些來自傳感器的信息。顯而易見的答案是將傳感器的輸出輸入(I/O)直接對(duì)應(yīng)到應(yīng)用處理器中，但是處理器通常沒有傳感器所需那么多的I2C或串行周邊接口(SPI)端口。這也意味著處理器須要尋找其它方式或用往往表現(xiàn)欠佳的通用型I/O處理過多的傳感器輸出。更艱巨的挑戰(zhàn)是現(xiàn)今手機(jī)的體積相當(dāng)小，空間往往是最重要的考慮，有時(shí)候甚至比功率更重要。因此，設(shè)計(jì)人員不能只是把多個(gè)分立組件放進(jìn)手機(jī)來增加傳感器的數(shù)量。如果現(xiàn)在只有其它非消費(fèi)類的系統(tǒng)，那么顯而易見的解決方式就是使用FPGA。但是，根據(jù)以往的經(jīng)驗(yàn)，沒有人會(huì)將FPGA用在手機(jī)中，因?yàn)槠涑叽缣?、價(jià)格過高且十分耗電。

此外，過往大多數(shù)FPGA主要為許多毋須考慮這些限制因素的應(yīng)用而設(shè)計(jì)。但是現(xiàn)在已有越來越多的FPGA專門針對(duì)小尺寸、低價(jià)、功耗敏感的消費(fèi)性電子設(shè)備，特別是為智能型手機(jī)而設(shè)計(jì)。這些搭配應(yīng)用處理器使用的FPGA，可用來彌補(bǔ)現(xiàn)階段應(yīng)用處理器和未來新硬件之間性能上的差距。